2000.12.17より

LSIの多層配線技術


現在マイクロプロセッサーなどの論理LSIチップはトランジスタの上に７−８層程度の銅の多層配線が形成されている。これは微細化につれて配線での信号遅延がLSIの動作速度を決定する要因となってきたためである。多層配線化により信号遅延速度が低減された構造となっている。論理 LSI作成の全工程の7割程度が多層配線形成工程であり、この比率は今後さらに増加する傾向にある。



topへ戻る